Дообученная Qwen3 для генерации, тестирования и отладки RTL-кода на Verilog.

Подходит для: генерация модулей цифровой логики на Verilog · создание тестбенчей для RTL-дизайнов · поиск и исправление ошибок в Verilog-коде